首页 >焦点 > 内容

异构IC封装:构建基础设施

焦点

转向异构办法需求在。芯片。规划、。IC。封测方面树立根底设施。异构IC封装现已投入出产,而且越来越多的客户正在 Amk。or。以及其他外包。半导体。拼装和测验 (OSAT) 供货商和代工供货商处开发和

转向异构办法需求在。异构芯片。封装规划、构建。基础IC。设施封测方面树立根底设施。异构

异构IC封装现已投入出产,封装而且越来越多的构建客户正在 Amk。or。基础以及其他外包。设施半导体。异构拼装和测验 (OSAT) 供货商和代工供货商处开发和验证其产品。封装

这种新的构建多管芯施行例的基本原理现已得到充沛记载和评论。归根到底,基础更多的设施体系内容正在转移到软件包自身中,然后在功用、本钱和上市时刻 (TTM) 方面带来优点。因为较小的小芯片的产值更高,因而总硅本钱可以下降。异质封装还供给了运用混合硅工艺节点来进一步优化硅本钱的时机。虽然异构 IC 封装更贵重,但活跃的权衡/优点是较低的总硅本钱和活跃的 TTM 优势。转向异构办法需求在规划、IC 和封装制作以及测验方面树立根底设施。

跟着每个 OSAT 和代工厂供给自己的技能,支撑小芯片和异构结构的 IC 封装选项也不断传达。成果,术语变得适当紊乱。值得幸亏的是,这些封装结构比现在职业中存在的术语简略得多。多芯片。产品。有必要集成到一个功用单元中,这可以在传统的 IC 封装基板上完结,也可以经过运用更高密度的集成办法(即晶圆级多芯片模块、超细线集成或两者兼而有之)来完结。然后将该模块附着到 IC 封装基板上。

第一种挑选以历史悠久的多芯片模块 (MCM) 为代表,该模块已投入出产数十年,现代规划趋向于在基板上选用更高的硅和无源密度。高密度集成办法的第二个挑选是创立集成芯片或小芯片的模块,这需求芯片间。接口。的超细线路布线。现在,这些是 (A) 依据硅中介层的模块 - 2.5D 硅通孔 (TSV)、(B) 依据高密度扇出 (HDFO) 多层再散布层 (RDL) 办法的模块,或 (C) 具有。桥接器。的模块,如图 1 所示。

6482ca92-2dc6-11ee-815d-dac502259ad0.png

图 1:a) 2.5D TSV(硅中介层,b)HDFO (S-SWIFT) RDL 中介层,c) 桥 (S-Connect)(RDL+ 桥)。


异构 IC 封装规划。

依据 HDFO 内插器的模块现已过内部。认证。,是客户产品,而且正在认证中。因为向小芯片的过渡刚刚开端,商场上运用 HDFO 内插器的不同设备的数量依然有限。但是,商场正在发生变化,大大都现已在出产高端单片或 MCM 设备的先进封装客户要么正在活跃验证 HDFO 中介层,要么正在问询,以期开端开发。

在包含HDFO模块的产品的初始规划阶段,重要的是要了解每个设备都或许被视为“定制”。虽然认证规划或许包含正在考虑的全体模块和封装尺度,但每个器材都有一起的应战。因而,简直每个新设备都有测验车辆的迭代。跟着越来越多的测验车辆(TV)成功完结,而且更多或许的规划空间种类经过认证,有或许直接进入产品认证阶段,但现在强烈建议运用 TV。

第一个一般运用TV。是菊花链芯片或至少是凸块虚拟芯片,以答应发现模块中多芯片布局的任何一起特征。评价中介层载体和包覆成型晶圆级翘曲便是一个很好的比如。机械。仿真。可用于估量翘曲,但虽然可以。模仿。全晶圆级翘曲,但它对RDL中的金属密度等也十分灵敏。总是可以在模仿中确认趋势,但终究评价需求经过实践TV来确认。因为TV的内部制作速度相对较快,因而可以快速依据实在数据校准模仿,以便在更改模型或许设备中的不同元素时可以了解趋势。经过构建机械或菊花链TV,可以快速搜集数据以了解任何工程作业需求会集在哪里。迄今为止,这已在许多TV结构中重复呈现,而且是 Amkor 众所周知的流程开发途径。图 2a 和 b 显现了典型的TV办法。

64b6408e-2dc6-11ee-815d-dac502259ad0.png

图 2a:衔接到 HDFO 的测验车辆芯片。

64f190a8-2dc6-11ee-815d-dac502259ad0.png

图 2b:衔接到封装基板的测验车辆 HDFO 模块。

第二台TV可以是另一个菊花链设备,或许在芯片中具有一些最小的功用或。芯片封装。交互 (CPI) 测验结构。虽然芯片或许不具备完好的功用,但规划自身要么与功用规划相似,要么实践上便是功用规划。中介层 RDL 的规划一般在第一台TV之前开端,因为芯片之间的小芯片接口依然是客户特定的。跟着规划规矩的不断改善,寻觅最佳布线战略需求客户和制作商之间的密切协作。依据产品的出产方针时刻,或许会供给仍在开发中的更高档的规划规矩,这将完结初始规划规矩不答应的布线。每个客户对规划流程都有自己的偏好。Amkor 测验满意一切偏好,从仅接纳中介层的制品图形数据流 (GDS) 到办理整个规划流程。

HDFO 中介层规划流程一般从 Amkor 规划团队在。 Cadence。(SIP/MCM 文件)或。西门子。Expedi。ti。on 中供给的入门数据库开端。开端数据库不是必需的,但会主动发动规范规划规矩和必要的设置,以与 Calibre 规划规矩查看 (DRC) 完结进行交互,然后节省时刻。不管运用哪种。电子。规划主动化 (。EDA。) 东西,Amkor 还可以协助设置这些参数。Calibre DRC 规矩渠道可以由 Amkor 或客户运转,因为它直接在从 EDA 东西导出的 GDS 上运转。

关于更大、更杂乱的中介层,规划进程或许需求 4 到 12 周。自 Amkor 推出 SWIFT HDFO 技能以来,EDA 东西多年来得到了明显改善。动态填充进程的处理时刻或许比大大都规划人员习气的时刻长得多,因而从一开端就猜测出产计划中的添加时刻十分重要。这是因为规划中存在很多的引脚、迹线和形状。脱气一般是规划发布之前履行的终究操作,详细取决于所需的操作。Amkor 已开宣布可以削减脱气所需时刻的办法,但关于大型规划,这或许需求数天的时刻。

规划完结后,将其发布到 HDFO 出产线以发动 RDL 构建进程。在制作第二台TV的 HDFO 内插器时,一般会在第一台TV上搜集数据。这答应在第二台TV上规划任何所需的实验规划 (DOE)。并非每个设备都需求 DOE,但这是至关重要的一步,以便在开端拼装第二台TV之前可以符号并修正或改善。

第二个测验车辆一般用于封装判定。HDFO 模块已被证明十分巩固,经过了湿度灵敏性测验 1 级 (MSL1) 和温度循环、条件 C (TCC)(-65°C 至 +150°C)。一旦附着到基材上,更常见的是在 MSL 4 和温度循环、条件 G(-40°C 至 +125°C)下进行评价,但运用压力更大的 TCB(-55°C 至 125°C)进行 >3000 个温度循环也取得了成功。全体而言,就封装可靠性而言,HDFO 已被证明是一种十分巩固的结构。针对大型封装的规范高温存储 (HTS) 测验(150°C,1000 小时)和规范无偏高加快应力测验 (UHAST)(110°C,85% 相对湿度 (RH),264 小时)在封装判定方面也未发现任何问题。

多年来,业界一向致力于研讨运用桥接技能的办法。英特尔。的。嵌入式。多芯片互连桥 (EMIB) 运用放置在有机基板内的桥来完结高密度布线,而无需运用硅中介层。Amkor 在这一范畴的办法是将桥(硅或其他桥)嵌入到 HDFO 规划中,这为 HDFO 东西箱带来了超高密度规划规矩。Amkor 将此技能称为 S-Connect。图 3 显现了这两种规划技能的比较。

654fa4a4-2dc6-11ee-815d-dac502259ad0.png

图 3:(L)。 Intel。EMIB(图片由 Intel 供给)(R) Amkor S-Connect。

与客户和职业协作伙伴协作时,需求进行权衡剖析,在硅中介层、有机 RDL HDFO 和 S-Connect 等桥接处理方案之间做出决议。运用桥的决议有必要处理桥芯片(带或不带 TSV)和硅集成无源器材(如果有保证)的收购问题。终究客户还考虑每个处理方案的全体出产预备状况和老练度。硅中介层最为老练,因为它们已进行大批量制作 (HVM) 多年,其次是已完结许多成功认证的有机 RDL 和 S-Connect。跟着体系变得愈加杂乱,集成的需求或许会迫使处理方案转向桥接处理方案,例如 S-Connect。

桥梁技能的三个首要驱动要素。桥接技能经过包含用于小芯片到小芯片或芯片到芯片布线的依据硅的高密度布线桥,可以削减 RDL 数量,然后有或许下降体系本钱。桥接技能还运用晶圆厂光刻技能,使布线密度低于 1 µm,然后有助于在硅顶部芯片上完结更精密的凸块距离。终究,桥接技能的运用答应在同一 3D 方位(见图 4)创造性地运用嵌入式硅集成无源器材 (IPD),直接放置在顶部芯片下方,以完结最佳功率传输。

HDFO 规划和制作可选用先芯片或后芯片装备。关于更简略和更小的规划,芯片优先或许是适宜的而且本钱较低的办法。Amkor 的 S-Connect 规划首要途径选用后芯片办法,以运用后芯片 HDFO 技能的专业知识,并尽量削减对客户芯片的良率影响。

后模 S-Connect 结构由带有预制高铜柱的根底 RDL 组成。桥芯片和其他非桥芯片(包含 IPD)面朝上放置,并带有较小的铜柱。晶圆被模制并平整化以显露一切铜柱。芯片放置才能是一项要害的工艺要求,跟着任何给定产品中放置的面朝上桥芯片数量的添加,该才能变得愈加杂乱。然后运用有机 RLD 工艺(如 HDFO)履行额定的 RDL 处理,并供给用于芯片衔接的芯片衔接垫。然后经过第2次模具和模具研磨工艺完结晶圆上芯片拼装。然后将晶圆从载体上取下并翻转进行反面处理,其间电镀受控陷落芯片衔接 (C4) 铜柱。至此,模块构成完结,并合适用于其他集成模块的通用进程。

在考虑 S-Connect 而非其他方式的异构集成时,桥芯片收购是另一个要害方面。客户或许要求桥接器还具有 TSV,以便为 I/O PHY 提。供电。源和接地。这些 TSV 承载桥芯片的收购和加工将使 S-Connect 模块的晶圆级制作愈加杂乱。Amkor 具有丰厚的 TSV 工艺经历,包含很多可供挑选的化学机械平整化 (CMP)/反面钝化配方,可最大程度地削减 TSV 轴承桥制备进程中所需的开发作业。

现在,有两个内部TV用于 S-Connect 开发。三个芯片模块的开发和内部判定现已完结,其间包含一个较大的芯片和两个较小的芯片(如高带宽内存 (HBM))。该模块具有两个桥芯片和多个测验芯片,用于模仿非 TSV 承载 IPD 芯片的放置。在更大规划上,模块TV的开发正在运用 10 个顶部芯片和 10 个桥芯片。该演示针对的是十分大的模块,这些模块从硅桥芯片的运用中获益最多。该TV估计将于 2023 年取得可靠性成果。图 4 显现了两台 S-Connect 测验车辆。

657c8e6a-2dc6-11ee-815d-dac502259ad0.png

图 4:S-Connect 测验车辆的类型。

Amkor 一向在为异构集成的下一次开展做预备,咱们信任,跟着需求更多集成,它将供给一起的功用来增强 HDFO 和硅中介层处理方案。关于更大的中介层(>2500 mm2),桥接处理方案将有助于坚持高良率,因为最高密度要求(以及最高的潜在良率丢失)发生在桥上,而桥接现已具有极高的良率。

测验办法。

自这些规划开端以来,Amkor 就一向为异构集成产品供给测验服务。规划和评价TV的体系办法使测验。工程师。可以在产品投入运用之前针对规划的要害方面进行测验。

一切异构小芯片封装都面对一些一起的测验应战。小芯片互连完好性是一项重要的要素。向封装内每个小芯片传输。信号。和。电源。需求在制作进程中进行细心的布局、规划和测验。封装资料类型影响小芯片和封装级露出的引脚之间的互连功用。这包含静态衔接质量、连续性、走漏和瞬态沟通时序、阻抗匹配和信号串扰。在精心规划的全体产品架构中,对产品一切功用方面的可测验性规划 (DFT) 拜访是一个重要的考虑要素。

因为小芯片温度不均匀导致的热梯度很常见。受控、办理和可重复的出产测验环境可保证为未来的产品规划迭代供给精确的反应和共同的产值。

定论。

运用 MCM 和陈旧的 2.5D TSV 硅中介层办法的异构集成已投入出产多年。向依据异构小芯片的集成的过渡才刚刚开端。

为了集成小芯片,典型的规划有必要在芯片之间具有高带宽接口,这一般需求精密的凸块距离(≤55 µm)、高信号速率和短总线长度。HDFO 和 S-Connect 规划为这些集成供给了经济高效的途径。典型的规划小于 2500 mm2,但现在的趋势是朝着更大尺度和更高芯片数量开展。

关于较大的模块,运用桥是有意义的。因为 RDL 产值,运用极细线 RDL 的大型模块(>2500 mm2)本钱会更高。运用极高产值的桥在芯片之间供给最精密的布线,并结合其他地方较低密度的 RDL,因为预期总产值较高,因而将是更好的经济权衡。桥接封装处理方案正在开发中,方针是在 2023 年和 2024 年取得客户资历。HDFO 小芯片集成现已过内部资历认证,HDFO 已预备好承受客户参加和产品资历认证。针对异构集成产品的一流测验服务完善了整个制作进程。